Conception et réalisation de l’électronique de lecture et de codage pour les pixels MOS du détecteur micro‑vertex développés par l’IPHC de Strasbourg
Les 5 couches de détection de ce détecteur conduisent à environ 300 millions de pixels. Chaque canal d’électronique comporte un échantillonneur‑bloqueur et un ADC « pipe line » d’une dynamique de 4 ou 5 bits. Cette réalisation est effectuée en collaboration avec l’IPHC de Strasbourg. La taille du circuit est extrêmement réduite : de l’ordre de 1 mm × 20 µm. L’extraction des signaux (~ 1 mV), la faible consommation (~ 1 mW) et la rapidité (> 10 MHz) constituent des contraintes drastiques. Les cellules de détection (« pixels ») et l’électronique seront disposées sur le même support monolithique. Des prototypes ont déjà été développés (figure 1) et les résultats ont fait l’objet d’un article dans la revue IEEE Transactions on Nuclear Science 54 (2007) 1195‑1200.
Conception de circuits convertisseurs analogiques‑numériques rapides de type « pipe line » et de grande dynamique (12 bits) pour le calorimètre électromagnétique (EM).
La faible consommation est un paramètre critique pour cette étude : nos premiers résultats ont un facteur de qualité (consommation/vitesse) de 1,5 mW/MHz à l’état actif. Le calorimètre EM sera doté d’environ 83 millions de voies électroniques. Plusieurs prototypes (sans et avec échantillonneur‑bloqueur) ont été développés et testés (figure 2).
Tous les circuits sont polarisés en mode pulsé très rapide (extinction à 1/1000 en 1 µs), pour rendre la dissipation proportionnelle au rapport cyclique du faisceau (~ 1 ms toutes les 200 ms).
Figure 1 : Circuit de 32 canaux d’ADC pipeline |
Figure 2 : Circuit d’ADC pipeline12 bits, 25 MHz, reçu en septembre 2007. |
Conception d’un circuit électronique pour l’étalonnage du calorimètre EM (DAC ΣΔ de 16 bits)
Un premier prototype de convertisseur DAC de type ΣΔ a été réalisé.
Les laboratoires du CNESTEN (Rabat, Maroc) et IXL de Bordeaux contribuent ponctuellement à certaines phases de ces études.
