Ce projet, en collaboration avec les laboratoires LIS (Laboratoire des Images et des Signaux), TIMC (Techniques de l'Imagerie, de la Modélisation et de la Cognition) et CERMEP (Centre d'Exploration et de Recherche Médicales par Émission de Positons), a pour objectif la réduction des temps de reconstruction d'images, souvent prohibitifs. Grâce à une architecture-système spécifique, à une parallélisassion des calculs et à un partitionnement logiciel/matériel, des réductions de temps de calculs d'au moins un ordre de grandeur sont envisagés.
La solution retenue s'appuie sur la technologie SOPC (System On Programmable Chip), qui permet d'atteindre des grandes puissances de calculs tout en préservant une certaine souplesse.
La réalisation matérielle reposent sur l'utilisation de 7 FPGAs de type Virtex4 (XC4VFX60) du fabricant XILINX et implémenté sur un circuit imprimé de 12 couches et de dimension 493 x 238 mm.
Afin de répondre à des contraintes techniques ce circuit imprimé utilise la technologie des vias enterrés.
Chaque FPGA utilisé possède en son sein 2 cœurs de processeur de type POWERPC 405 et est le cœur d'un module possédant les ressources suivantes :
- 1 lien de communication série de type RS232 à 9600 bauds
- 512 Moctets de mémoire dynamique DDRAM
- 8 indicateurs d'état
- 8 entrées positionnable par switch
- 16 pins de test
- 1 lien de communication série très haut débit sur connecteurs de type SMA (jusqu'à 1.25 Gb/s)
L'architecture matérielle est un placement en étoile de 6 modules (appelé module esclave) autour du 7eme (appelé module maitre), celui-ci communiquant avec les modules esclave à l'aide d'un lien série à très haut débit (jusqu'à 1.25 Gb/s).
Ainsi chaque module esclave communique avec le module maitre mais il possède aussi une connexion série à très haut débit (jusqu'à 1.25 Gb/s) avec chacun de ces 2 voisins.
Le module maitre outre les ressources matérielles que possède chaque module, a les ressources supplémentaires suivantes :
- Interface Ethernet 10/100 Mb
- Capacité de stockage pour l'operating System et le programme de chaque FPGAs sur une carte mémoire de type compact Flash
- Entrées/sorties Vidéo : Svideo, YUV, CVBS
