• Le CNAO est un centre médical dédié au traitement des tumeurs cancéreuses par faisceaux de protons ou d'ions carbone accélérés par un synchrotron.
Fin 2004, le LPSC a été contacté par la fondation CNAO afin de participer à la fabrication de ce synchrotron, le laboratoire a décidé de s’impliquer dans plusieurs domaines, dont l’électronique de contrôle (Low Level RF) de la cavité accélératrice, qui a été confiée au service électronique.
Le but de cette électronique est de piloter l’unique cavité accélératrice du synchrotron de CNAO à partir des consignes fournies par le centre commande/contrôle. L’électronique doit contrôler la montée en fréquence (300kHz- 4MHz) et l’amplitude (10V-5kV) du signal sinusoïdal fourni à la cavité tout en assurant l’accord de celle-ci. Elle doit également assurer le positionnement transverse et longitudinal du faisceau en contrôlant finement la fréquence fournie à la cavité.
Depuis le début du projet, 4 cartes différentes ont été développées dans le cadre de ce projet, soit afin de simuler des éléments du contrôle/commande non disponibles au moment des tests, soit afin de valider les différentes fonctionnalités de l’électronique.
Deux cartes ont été fabriquées en 2006, SimuGFA (simulateur de GFA) et CADSPER (basée autour d’un DSP ADSP21261), permettant d’assurer le contrôle de la cavité accélératrice d’une manière similaire à ce qui sera fait a CNAO, en utilisant les boucles d’accord et de contrôle de l’amplitude de la cavité mais sans prise en compte des boucles de contrôle du faisceau. Ces cartes ont été testées intensivement sur la cavité accélératrice installée au CERN et ont donné entière satisfaction.
Les spécifications des capteurs de position et de phase du faisceau ayant été figées, la conception d’un dernier prototype (LLRF) assurant toutes les fonctionnalités de l’électronique a été lancée début 2007. Les tests sur ce dernier prototype basé sur deux DSP ADSP21363, un FPGA Xilinx XC3S400 et un microcontrôleur Ethenet ont débuté à la fin de l’été 2007 et le système était validé à l’automne 2007 pour de premiers tests sur le PS Booster du CERN. Ces tests, réalisés en étroite collaboration avec l’équipe RF LEAR du CERN furent un succès. L’électronique LLRF a en effet été capable de contrôler la position transverse et longitudinale du faisceau en pilotant la fréquence injecté sur la cavité du PS Booster. Cette fonctionnalité ne pouvant pas être testée à CNAO avant l’achèvement de la construction de l’accélérateur, il était crucial de vérifier le bon fonctionnement de l’électronique sur une machine au fonctionnement validée. Deux publications ont soumises à la conférence EPAC 2008, une pour les tests au PSB (en collaboration avec l’équipe du CERN) et une sur l’architecture de l’électronique.
Le prototype final de l'électronique LLRF est utilisé depuis 2009 sur le site de CNAO, pour les différents tests de commissioning du synchrotron. La première accélération de faisceau grâçe au LLRF a eu lieu mi-2010. Les tests se poursuivent actuellement et devraient aboutir a la réalisation d'un cycle d'accélération optimal fin 2010.
