Le service électronique est impliqué fortement dans un développement de R&D dédié au milieu médical. Il participe à la réalisation de l'électronique d'un profileur de faisceau, qui sera utilisé en radiothérapie pour le contrôle de la qualité des séances d'irradiation.
Ce profileur de faisceau est un détecteur en transmission, placé sur la ligne d’irradiation en amont du patient. Les principales contraintes sont liées d’une part à la grande transparence du détecteur qui doit perturber le moins possible le faisceau de photons et d’autre part à la mesure d’un très grand nombre d’interactions par unité de temps, avec une résolution spatiale millimétrique et une acquisition de plusieurs images par seconde.
Le service à réalisé l'étude de deux platines d'acquisition qui forment le coeur du détecteur. La deuxième platine repose sur un design innovant qui a donné lieu à un dépôt de brevet.
Le service a aussi réalisé l'électronique front end et le système d'acquisition de données associé.

DAMeTestProfileur

 

Campagnes de mesures sur les accélérateurs de radiothérapie du CHU de Grenoble:

dsc 3632-edit

 

profil2dchamp1x1Images dynamiques  de la section du faisceau 

Une R&D pour le développement d'une caméra à base de matrices de MKIDs (Microwave Kinetic Inductance Detectors) pour des observations dans le domaine millimétrique avec le télescope de 30 m de l'IRAM et avec des instruments dédies à la mesure des anisotropies du CMB est en cours. Les MKID sont des résonateurs à très haut facteur de qualité (~ 10^5) dont la fréquence propre de résonance varie en fonction de leur illumination.

Pour instrumenter des caméras constituées de matrices de MKID, il est nécessaire de faire un multiplexage fréquentiel permettant de générer un peigne fréquentiel d'excitation qui sera injecté à travers la matrice. Ce peigne est récupéré en sortie de la ligne de transmission et analysé pour déterminer les atténuations et déphasage subi par chaque fréquence d’intérêt. Etant donné que la matrice de KID doit fonctionner à 70mK un très haut facteur de multiplexage est nécessaire afin de limiter les traversées de câble vers le cryostat.

Tout d’abord un prototype qui instrumente 128 pixels sur une bande utile de 125 MHz a permis de démontrer la faisabilité du principe choisi a été réalisé (http://arxiv.org/abs/1102.1314). Celui-ci utilise 128 algorithmes CORDIC générant en ligne le peigne de fréquence désiré et des DDC (Digital Down Converters) fournissant à 1kHz une transmission I /Q de chaque tone. Cela permet ainsi de déterminer le déphasage et la variation d'amplitude de chaque fréquence d'intérêt.

 pronikel

Dans un deuxième temps pour atteindre l'objectif d’équiper des matrices de 4000 pixels, une nouvelle version de l'électronique a été réalisée (http://arxiv.org/abs/1204.1415).

Celle-ci permet d'instrumenter 400 pixels sur une bande passante de 500MHz. La conception repose sur l'utilisation de 6 FPGA de dernière génération, 1 ADC 12 bit/1GSPS et 5 DAC 16bit/1GSPS. Ce dernier à la capacité d'utiliser des informations d'entrée à 250 MSPS et de fournir des échantillons analogiques à 1GHz, grâce au modulateur numérique, aux interpolateurs et filtres d'ordre élevés dont il est équipé.

 

Le FPGA central connecté à l'ADC, utilise un filtre polyphase très raide et est associé à des modulateurs numériques pour découper la bande utile de 500 MHz en 5 bandes de 100 MHz ramenées en bande de base.

Les 5 FPGA restant associés aux DAC, génèrent chacun 80 fréquences d'excitation dans leur bande utile de 100 MHz et font la DDC sur chacune de celle-ci. Comme dans la version précédente, les tones sont générés par des CORDIC et sommés pour former le peigne de fréquence.

nika

 

 

 

Ce projet, en collaboration avec les laboratoires LIS (Laboratoire des Images et des Signaux), TIMC (Techniques de l'Imagerie, de la Modélisation et de la Cognition) et CERMEP (Centre d'Exploration et de Recherche Médicales par Émission de Positons), a pour objectif la réduction des temps de reconstruction d'images, souvent prohibitifs. Grâce à une architecture-système spécifique, à une parallélisassion des calculs et à un partitionnement logiciel/matériel, des réductions de temps de calculs d'au moins un ordre de grandeur sont envisagés.

La solution retenue s'appuie sur la technologie SOPC (System On Programmable Chip), qui permet d'atteindre des grandes puissances de calculs tout en préservant une certaine souplesse.

La réalisation matérielle reposent sur l'utilisation de 7 FPGAs de type Virtex4 (XC4VFX60) du fabricant XILINX et implémenté sur un circuit imprimé de 12 couches et de dimension 493 x 238 mm.

Afin de répondre à des contraintes techniques ce circuit imprimé utilise la technologie des vias enterrés.

Chaque FPGA utilisé possède en son sein 2 cœurs de processeur de type POWERPC 405 et est le cœur d'un module possédant les ressources suivantes :

  • 1 lien de communication série de type RS232 à 9600 bauds
  • 512 Moctets de mémoire dynamique DDRAM
  • 8 indicateurs d'état
  • 8 entrées positionnable par switch
  • 16 pins de test
  • 1 lien de communication série très haut débit sur connecteurs de type SMA (jusqu'à 1.25 Gb/s)

L'architecture matérielle est un placement en étoile de 6 modules (appelé module esclave) autour du 7eme (appelé module maitre), celui-ci communiquant avec les modules esclave à l'aide d'un lien série à très haut débit (jusqu'à 1.25 Gb/s).

Ainsi chaque module esclave communique avec le module maitre mais il possède aussi une connexion série à très haut débit (jusqu'à 1.25 Gb/s) avec chacun de ces 2 voisins.

Le module maitre outre les ressources matérielles que possède chaque module, a les ressources supplémentaires suivantes :

  • Interface Ethernet 10/100 Mb
  • Capacité de stockage pour l'operating System et le programme de chaque FPGAs sur une carte mémoire de type compact Flash
  • Entrées/sorties Vidéo : Svideo, YUV, CVBS

L'expérience ALICE est une des quatre expériences installées sur le LHC au CERN.


Le Service Électronique du LPSC a pris la responsabilité de concevoir la carte SRU de déclenchement de niveau 1 (L1) du système de déclenchement (Trigger) du calorimètre électromagnétique (EMCAL) du détecteur. Ce trigger de niveau 1 permet une meilleure efficacité de déclenchement et le déclenchement en cas de détection d'un jet.


Ce développement a nécessité la conception d'un algorithme permettant le calcul et donc la détection des 2961 patches de photon et 165 patches de jet en moins de 3 µs. Cela a été possible en parallélisant les calculs et en fonctionnant à des fréquences élevées. L'autre point fort de ce développement est une augmentation de l'efficacité de déclenchement par une correction automatique du seuil évènement par évènement et ce en fonction de la centralité de la collision. En conséquence, une interface directe avec le détecteur V0 a été mise en place. Celle-ci donne une information sur la multiplicité, qui en appliquant une formule du 2eme ordre permet l'estimation de l'énergie de la collision en fonction de l'information fournie par le détecteur V0 et la valeur de la haute tension appliquée sur ses photomultiplicateurs.


Par ailleurs, pour s'intégrer dans le système il a fallu implémenter toute une série d'interfaces avec les systèmes généraux d'acquisition, de déclenchement et de contrôle/commande. Enfin, les contraintes environnementales telles que le champ magnétique (0.5 T) et les problème de refroidissement ont nécessité des études spécifiques. Par exemple, l'interface Ethernet de contrôle commande ne devait pas utiliser de transformateur d'impulsion afin de continuer à fonctionner dans l'aimant et des simulations par éléments finis ont permit de dimensionner les refroidissements à eau (les ventilateurs ne pouvant pas fonctionner dans ces champs magnétiques).
Un premier prototype de la carte SRU est en utilisation au CERN depuis 2010, une deuxième version de la carte est en cours de réalisation et trois exemplaires devraient être installé mi-2013 sur le détecteur.

 

caRTEstu

carte STU

Il s'agit d'un projet d'expérience pour la détection directe de matière sombre non-baryonique à l’aide d’une matrice de chambres à projection temporelle (TPC) en site souterrain. Une collaboration française d’une vingtaine de personnes travaille sur ce projet. Le LPSC est initiateur du projet et contribue aux études phénoménologiques et de simulation du détecteur. A l’aide de la source d’ions de très basse énergie, développée au LPSC, nous avons accès à un étalonnage précis du prototype de la chambre à projection temporelle.
MiMac : Le détecteur et son électronique ont dévoilé les premières traces de neutron lors d’un test à Cadarache en 2009. L’expérience ce poursuit avec la mise à niveau des ASIC front-end dédiés à cette expérience


Après les premières études préliminaires, c’est une solution associant un préamplificateur de charge et un comparateur de courant qui a été retenue. Les sorties des comparateurs sont échantillonnées toutes les 20ns [50MHz] pour permettre de reconstruire la trace tridimensionnelle d’une particule traversant la chambre.
Des compensations automatiques d’offsets via des amplificateurs « auto-zéro », hérités des développements pour EUSO, ont aussi été prévues sur chaque voie. 16 voies identiques ont été implantées dans cet ASIC associées à un circuit de sommation et de filtrage à deux gains donnant une information sur l’énergie de la particule incidente.
Par ailleurs, dans le but de réduire le nombre de connexions en sortie et la consommation, un double « sérialiseur » à 400MHz [convertisseur parallèle série] a aussi été intégré. Il transfère les 16 sorties des comparateurs sur deux lignes au standard LVDS [2 x 8bits] entre deux échantillonnages successifs. Ceci nécessite l’implantation d’une boucle à verrouillage de phase [PLL] pour générer à partir de l’horloge système à 50MHz une horloge à 400MHz, associée à deux registres à décalage. La « cohabitation » entre un oscillateur à 400MHz et des préamplificateurs bas bruit n’a pas posé de problème lors des tests des circuits.
La carte d’acquisition d’un prototype de cellule de détection hexagonale a été également réalisée. Elle comporte 12 ASIC permettant de traiter 2x96 voies (lignes et colonnes). Cette carte intègre également une connectivité Ethernet limitant ainsi le nombre de passages de fils ce qui aura sont importance lors de la construction d’un détecteur de grande taille, regroupant plusieurs cellules de détection.

 

aCQUISITIONmIMACV2

Electronique d'acquisition Mimac V2

 

Sous-catégories